基於EOS/ESD的集成電路失效分析及模拟驗證方法

50%——在品控界是個很可怕的數字，有一對兄弟難題占到瞭(le)産(chǎn)線不良率的一半江山。

在電子器件組裝過程中，EOS(Electrical Over Stress)與 ESD（Electrical Static Discharge）造成的集成電路失效約占現場(chǎng)失效器件總數的50%，且通常伴随較高不良率以及潛在可靠性問題，是産(chǎn)線一大殺手。

當問題發生時，應該如何查找真因、尋找解決方案，一直以來都是困擾現場(chǎng)工程師、品控工程師的難題。廣電計量集成電路失效分析實驗室，通過多年的行業積累，總結出一套相對完整的針對EOS/ESD的分析方法，通過失效分析、模拟驗證等手段，可以更好地協助現場(chǎng)工程師與設計工程師提升産(chǎn)線良率及IC的可靠性。

常見問題1：産(chǎn)線失效到底是由EOS還(hái)是ESD引起？

我們在做失效分析時，聽到客戶的要求是希望知道root cause是EOS還是ESD，確(què)認失效機理及真因
，是改善良率的步，也是非常關鍵的一步。通常，我們區分EOS還是ESD會首先通過失效分析手法挖掘IC的物理失效現象，然後從(cóng)現象上去區分。

常見ESD物理失效表現：襯(chèn)底擊穿、多晶矽熔融、GOX pin hole、contact melted、metal melted等（見圖1），常見EOS物理失效表現：氧化層(céng)、金屬層(céng)大面積熔融以及封裝體碳化等現象（見圖2）。

圖(tú)1：常見(jiàn)ESD物理失效現象

圖(tú)2：常見(jiàn)EOS物理失效現象

常見(jiàn)問題2：爲什麽EOS和ESD會(huì)造成不同的失效現象？

ESD從廣義上屬於(yú)EOS的一種，但是現場(chǎng)應用中我們通常把ESD單獨歸類，除此之外的過電應力統歸於(yú)EOS。EOS 是指長時間（幾微秒到幾秒）持續的過壓或大電流造成的局部過熱導緻的失效，其電壓、電流相對ESD較低，但是持續時間長能量更高，經常有同一功能區塊多處大面積的burnout現象。ESD 單指在靜電放電過程中瞬間高電壓（通常在幾千或上萬伏特）大電流（1~10A）狀态下引發的失效現象，主要特征爲放電時間極短（1~100ns），因此一般呈現爲輕微的點狀失效。

表1：EOS/ESD信号特征

圖3：EOS/ESD脈(mài)沖(chōng)波形

綜合以上，由於(yú)EOS信号相對ESD信号持續時間長(zhǎng)，能量更強，所以通常會造成芯片大面積的burn out現象，這是EOS不同於(yú)ESD現象的主要特征。

常見(jiàn)問題3：什麽情況(kuàng)下無法區分EOS/ESD？

一種情況是短脈沖EOS（持續時間幾個微秒）與ESD的物理損傷十分相似，比如隻造成很小面積的金屬熔融，這種情況就很難區分是EOS還是ESD的能量造成。另一種情況是IC先經過瞭(le)ESD損傷，在後續功能驗證時大漏電流誘發瞭(le)burnout現象，使得IC表面同時存在EOS和ESD的物理失效特征，尤其常見於PAD旁邊的IO buffer線路上，這種情況下單從物理失效現象是無法判斷初始失效是否由ESD導緻。當遇到EOS/ESD無法區分的情況，需要通過模拟實驗進一步驗證，對IC或系統使用不同模型進行EOS/ESD模拟測試（見圖4）test to fail，並(bìng)針對失效IC進行分析
。通過對比驗證批芯片與實際失效芯片的物理失效現象（失效線路位置及失效發生的物理深度），不僅可以用來歸納真因，還可以瞭(le)解IC或系統在不同條件下的耐受等級，從而進一步指導優化産線防護或IC的可靠性設計。針對新投産芯片也可以考慮從多維度進行EOS/ESD的驗證與分析（見圖5），不斷提升IC的可靠性品質。

圖(tú)4：IC常見(jiàn)EOS模拟驗證方式

圖5：IC常見(jiàn)EOS/ESD測(cè)試項目

綜上所述，當産(chǎn)線發生EOS/ESD失效時，應該從哪些方面進行分析及改良？我們通常建議客戶參(cān)考以下流程進行：

1. 針對失效IC進行電性及物理失效分析，確(què)認其物理失效現象（失效點對應的電路位置及失效的物理深度），配合現場(chǎng)失效信息收集，初步推斷EOS/ESD失效模型；

2. 
   

2.針對EOS/ESD無法判斷的情況，對相關IC或系統進行EOS/ESD模拟試驗，驗證其電(diàn)壓、電(diàn)流耐受等級，並(bìng)針對失效芯片執行失效分析，對比實際失效狀況，歸納真因及梳理改善方向；

3. 探測(cè)現場容易發生EOS/ESD的位置（例如使用ESD Event Detector或高頻示波器），針對産(chǎn)線應用進行改良。

表2：IC常見(jiàn)EOS/ESD失效來(lái)源

廣電計量集成電路失效分析實驗室，配備(bèi)完善的EOS/ESD/RA等測(cè)試設備(bèi)及完整的失效分析手法，擁有經驗豐富的材料及電性能可靠性專家，可以針對IC進行多方位的失效分析及可靠性驗證方案的設計與執行。